APPLICATION

Regular expression ( Search and Replace Accelerator Functions ) accelerator

Regular expression ( Search and Replace Accelerator Functions ) accelerator

Accelize社のQuickPlayにAxonerveを実装しました。.
AWS-F1にAxonerveを実装し、テキスト置換が80倍以上高速化しました。

Configuration
FPGA Axonerve Configuration Application
Vendor Series CAM
type
Memory mode Key
length
[bit]
Entry
depth
Core
clock
[MHz]
Xilinx Virtex UltraScale+ TCAM on chip memory 288 4K 156.25MHz Regular expression acceleratorr

Emulation diagram

Emulation diagram


sedコマンドを使った置換検索より2143倍、pythonで実装した検索より80倍高速化しています。

Accelerator result

Accelerator result

Open vSwitch accelerator

Open vSwitch accelerator

私たちはIntel社製のArria10評価キットにOpen vSwitchアクセラレータを実装しました。
Axonerveを使用することにより、データ検索が10倍向上します。

Configuration
FPGA Axonerve Configuration Application
Vendor Series CAM
type
Memory mode Key
length
[bit]
Entry
depth
Core
clock
[MHz]
Intel Arria 10 TCAM on chip memory 288 16K 100MHz Open vSwith accelerator

Overall demo system

Overall demo system

Axonerve accelerator card image

Axonerve accelerator card image

Accelerator demonstration result

Accelerator demonstration result

Xilinx SDNet design

Xilinx SDNet-based 100G wire speed packet filtering system

私たちはVirtex UltraScale FPGA VCU110 development kitに100Gパケットフィルタリングシステムを実装しました。
このシステムはビックデータ処理を要求されるシステムに最適なプラットフォームです。

Configuration
FPGA Axonerve Configuration Application
Vendor Series CAM
type
Memory mode Key
length
[bit]
Entry
depth
Core
clock
[MHz]
Xilinx Virtex UltraScale TCAM on chip memory 296 32K 170 SDNet reference design

Demo on VCU110 Development Kit (1)

Demo on VCU110 Development Kit (1)

Xilinx UltraScale

Entry Table

Test Pattern

Demo on VCU110 Development Kit (2)

Demo on VCU110 Development Kit (2)

Packet filtering evaluation kit

Packet filtering evaluation kit

パケットフィルタリング評価キットは e-trees Japan社製のe7UDP/IP とe7PCIeを組み合わせた評価プラットフォームです。
FPGAでCAMを使用するアプリケーションの開発を容易にします。

Configuration
FPGA Axonerve Configuration Application
Vendor Series CAM
type
Memory mode Key
length
[bit]
Entry
depth
Core
clock
[MHz]
Xilinx Kintex7 TCAM on chip memory 288 4K 150 Reference design for
packet filtering system
Intel Stratix V TCAM on chip memory 288 4K 150 Reference design for
packet filtering system

Packet filtering evaluation kit

Packet filtering evaluation kit

Text Search

Text Search

私たちはStratix V FPGAボードに文書検索システムを実装しました。
FPGAにAxonerveとUDP I/Fとロジックコントロールが実装されています。

Configuration
FPGA Axonerve Configuration Application
Vendor Series CAM
type
Memory mode Key
length
[bit]
Entry
depth
Core
clock
[MHz]
Intel FPGA (Altera) Stratix V TCAM on chip memory 288 4K 150 IP evaluation system

Text Search

Axonerve text search demo environment.

Accelerator for network system

Accelerator for network system

私たちはStratix V FPGAボードにネットワークアクセラレータを実装しました。
2種類のマスクフィールド設定を提供しています。

Configuration
FPGA Axonerve Configuration Application
Vendor Series CAM
type
Memory mode Key
length
[bit]
Entry
depth
Core
clock
[MHz]
Intel FPGA (Altera) Stratix V TCAM on chip memory 288 4K 150 IP evaluation system

Accelerator for network system

Search Acceleration System Example

Search Acceleration System Example

Axonerveはキーデータのプリセットされたビットフィールド設定を2種類提供します。

Type2 application demonstration movie.